キーワード : 順序回路


3D NANDフラッシュメモリの製造技術を用いたFe-FET型組合せ回路とその評価結果用メモリを積層した不揮発性順序回路の提案
横田 智広 渡辺 重佳 
誌名:   
発行日: 2017/10/01
Vol. J100-C  No. 10 ; pp. 510-518
論文種別:  論文
専門分野: 集積エレクトロニクス
キーワード: 
NAND型メモリBiCS技術Fe-FET積層構造順序回路組み合わせ回路不揮発性
 あらまし | 本文:PDF(1.6MB)

多段積層縦型トランジスタ構造を用いた積層型Fe-FET順序回路の提案
横田 智広 渡辺 重佳 
誌名:   電子情報通信学会論文誌 C
発行日: 2016/07/01
Vol. J99-C  No. 7 ; pp. 338-346
論文種別:  論文
専門分野: 集積エレクトロニクス
キーワード: 
NAND型メモリBiCS技術Fe-FET積層構造順序回路フリップフロップ再構成可能
 あらまし | 本文:PDF(2.2MB)

ディペンダビリティ向上を目的としたパラレルバス制御方式について
松原 隆 林 育正 古賀 義亮 
誌名:   電子情報通信学会論文誌 D
発行日: 2001/09/01
Vol. J84-D1  No. 9 ; pp. 1404-1411
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
パラレルバスディペンダビリティ非同期順序回路CPLD
 あらまし | 本文:PDF(677.3KB)

状態遷移図と組合せ回路部テストを利用した順序回路のテスト生成
長谷川 哲 三浦 恭子 大豆生田 利章 伊藤 秀男 
誌名:   電子情報通信学会論文誌 D
発行日: 2000/03/25
Vol. J83-D1  No. 3 ; pp. 339-347
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
順序回路テスト生成状態遷移図UIO系列活性化ベクタ集合
 あらまし | 本文:PDF(450KB)

順序回路のブリッジ故障に対するIDDQテストのための静的なテスト系列圧縮法
樋上 喜信 Kewal K. Saluja 高松 雄三 樹下 行三 
誌名:   電子情報通信学会論文誌 D
発行日: 1999/07/25
Vol. J82-D1  No. 7 ; pp. 879-887
論文種別:  特集論文 (テストと設計検証論文特集)
専門分野: テスト生成および圧縮
キーワード: 
IDDQテスト順序回路テスト系列圧縮ブリッジ故障
 あらまし | 本文:PDF(295.8KB)

IDDQテストを対象としたテスト系列の圧縮法
前田 敏行 樹下 行三 
誌名:   電子情報通信学会論文誌 D
発行日: 1999/07/25
Vol. J82-D1  No. 7 ; pp. 958-961
論文種別:  特集レター (テストと設計検証論文特集)
専門分野: 
キーワード: 
IDDQテストテスト圧縮順序回路
 あらまし | 本文:PDF(182.4KB)

内部平衡構造に基づく部分スキャン設計法に関する考察
高崎 智也 井上 智生 藤原 秀雄 
誌名:   電子情報通信学会論文誌 D
発行日: 1998/03/25
Vol. J81-D1  No. 3 ; pp. 318-327
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
順序回路テスト生成内部平衡構造バイパスフリップフロップ拡張部分スキャン設計
 あらまし | 本文:PDF(670.3KB)

到達不能状態に基づく順序回路の冗長除去手法
四柳 浩之 梶原 誠司 樹下 行三 
誌名:   電子情報通信学会論文誌 D
発行日: 1998/02/25
Vol. J81-D1  No. 2 ; pp. 204-212
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
冗長除去到達不能状態検出不能故障縮退故障順序回路
 あらまし | 本文:PDF(672.5KB)

組合せテスト生成複雑度でテスト生成可能な順序回路構造とその応用
藤原 秀雄 大竹 哲史 高崎 智也 
誌名:   電子情報通信学会論文誌 D
発行日: 1997/02/25
Vol. J80-D1  No. 2 ; pp. 155-163
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
順序回路テスト生成無閉路構造内部平衡構造部分スキャン
 あらまし | 本文:PDF(550.9KB)

実数値シミュレーションに基づく順序回路用並列テスト生成システムDESCARTESの故障並列に関する評価
伊達 博 中尾 教伸 畠山 一実 
誌名:   電子情報通信学会論文誌 A
発行日: 1996/01/25
Vol. J79-A  No. 1 ; pp. 47-56
論文種別:  論文
専門分野: VLSI設計技術とCAD
キーワード: 
テスト生成順序回路実数値シミュレーション並列処理
 あらまし | 本文:PDF(741.1KB)

入力符号化用F-H埋込みアルゴリズム
阿部 素久 石丸 昌克 有吉 弘 白川 功 
誌名:   電子情報通信学会論文誌 A
発行日: 1995/05/25
Vol. J78-A  No. 5 ; pp. 610-625
論文種別:  論文
専門分野: VLSI設計技術とCAD
キーワード: 
PLA順序回路入力符号化ハイパキューブ制約関係行列
 あらまし | 本文:PDF(952.5KB)

ランダム入力による並列故障シミュレーションを利用した順序回路のテスト生成
高松 雄三 児玉 剛 東 功 
誌名:   電子情報通信学会論文誌 D
発行日: 1994/12/25
Vol. J77-D1  No. 12 ; pp. 803-811
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
順序回路テスト系列テスト生成並列故障シミュレーション状態制御
 あらまし | 本文:PDF(590.4KB)

順序回路の代数的仕様とその検証-モジュール数がパラメータ化されている場合-
侯 豫榕 佐藤 洋一郎 杉山 裕二 岡本 卓爾 
誌名:   電子情報通信学会論文誌 D
発行日: 1993/11/25
Vol. J76-D1  No. 11 ; pp. 594-603
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
順序回路代数的仕様記述検証リングアービタ
 あらまし | 本文:PDF(674.7KB)

実数値シミュレーションを利用した順序回路テスト生成
彦根 和文 池田 光二 畠山 一実 林 照峯 
誌名:   電子情報通信学会論文誌 D
発行日: 1992/11/25
Vol. J75-D1  No. 11 ; pp. 1089-1098
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
順序回路テストパターンテスト生成シミュレーション最適化手法
 あらまし | 本文:PDF(683KB)

順序回路の前方テスト生成に対する一手法
高松 雄三 小川 泰次郎 高橋 寛 
誌名:   電子情報通信学会論文誌 D
発行日: 1992/09/25
Vol. J75-D1  No. 9 ; pp. 864-873
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
テスト生成順序回路PODEM目標故障の変更
 あらまし | 本文:PDF(616.8KB)