キーワード : 歩留り

パイプラインプロセッサにおけるカスケードTMRの歩留りと欠陥レベルの解析手法
新井　雅之 岩崎　一彦 
誌名:   
発行日: 2018/10/01
Vol. J101-D  No. 10 ; pp. 1462-1465
論文種別:  レター
専門分野: 
キーワード: 
カスケードTMR, テストエスケープ, 歩留り, 欠陥レベル, パイプラインプロセッサ, 
 あらまし | 本文:PDF(495.4KB)
ウェーハ積層を用いた三次元高集積化技術
大場　隆之 前田　展秀 北田　秀樹 藤本　興治 川合　章仁 荒井　一尚 鈴木　浩助 中村　友二 
誌名:   電子情報通信学会論文誌 C
発行日: 2010/11/01
Vol. J93-C  No. 11 ; pp. 464-476
論文種別:  特集論文 (先端電子デバイスパッケージと高密度実装における評価・解析技術論文特集)
専門分野: 
キーワード: 
三次元, ウェーハ積層, ワウ, 薄化, TSV, 高集積化, 歩留り, 
 あらまし | 本文:PDF(3.7MB)
Critical AreaモデルによるLSIの歩留り解析
杉本　茂樹 中塚　晴夫 
誌名:   電子情報通信学会論文誌 C
発行日: 2001/09/01
Vol. J84-C  No. 9 ; pp. 888-893
論文種別:  論文
専門分野: 半導体材料・デバイス
キーワード: 
Critical Area, 欠陥密度分布, LSI, 歩留り, 
 あらまし | 本文:PDF(134.2KB)
周辺回路の歩留りを考慮したギガビットDRAMの最適冗長回路設計法
渡辺　重佳 
誌名:   電子情報通信学会論文誌 C
発行日: 1999/11/25
Vol. J82-C2  No. 11 ; pp. 648-650
論文種別:  レター
専門分野: 
キーワード: 
DRAM, 歩留り, 周辺回路, スペア回路, 
 あらまし | 本文:PDF(287.4KB)
配線の信頼性を考慮したギガビットDRAMの設計法
渡辺　重佳 大内　和則 
誌名:   電子情報通信学会論文誌 C
発行日: 1998/11/25
Vol. J81-C2  No. 11 ; pp. 865-871
論文種別:  論文
専門分野: 集積エレクトロニクス
キーワード: 
ギガビットDRAM, 配線の信頼性, 歩留り, ワード線, 電源線, 
 あらまし | 本文:PDF(436.7KB)
WSI規模2次元FFTプロセッサの冗長化設計
金沢　正治 苫米地　宣裕 
誌名:   電子情報通信学会論文誌 D
発行日: 1997/12/25
Vol. J80-D1  No. 12 ; pp. 963-970
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
2次元, FFT, WSI, 冗長化, 歩留り, 
 あらまし | 本文:PDF(488.3KB)
2次元サブシステム分割VLSIの歩留り特性
苫米地　宣裕 
誌名:   電子情報通信学会論文誌 D
発行日: 1997/08/25
Vol. J80-D1  No. 8 ; pp. 718-724
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
2次元, サブシステム分割, VLSI, 冗長, 歩留り, 
 あらまし | 本文:PDF(398.3KB)
冗長化VLSIの歩留りに対する冗長配線と切換スイッチのハードウェア量の影響
苫米地　宣裕 
誌名:   電子情報通信学会論文誌 D
発行日: 1997/04/25
Vol. J80-D1  No. 4 ; pp. 395-403
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
VLSI, 冗長, 歩留り, 冗長配線, 切換スイッチ, 
 あらまし | 本文:PDF(530.2KB)
冗長化WSIシステムの歩留り評価指標
苫米地　宣裕 
誌名:   電子情報通信学会論文誌 D
発行日: 1995/03/25
Vol. J78-D1  No. 3 ; pp. 383-392
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
WSI, 冗長化, 歩留り, 評価指標, チップ拡大率, 
 あらまし | 本文:PDF(577.8KB)
単一誤り訂正リードソロモン符号を用いた自己修復可能なマスクROM構成法
岩崎　一彦 
誌名:   電子情報通信学会論文誌 D
発行日: 1992/12/25
Vol. J75-D1  No. 12 ; pp. 1154-1156
論文種別:  レター
専門分野: 
キーワード: 
欠陥救済, 歩留り, マスクROM, リードソロモン符号, 自己修復, 
 あらまし | 本文:PDF(193.9KB)