キーワード : テスト生成


故障活性化率向上のためのn回検出テスト生成法
細川 利典 山崎 浩二 
誌名:   電子情報通信学会論文誌 D
発行日: 2007/06/01
Vol. J90-D  No. 6 ; pp. 1474-1482
論文種別:  論文
専門分野: ディペンダブルコンピューティング
キーワード: 
n回検出テスト欠陥検出率テスト生成テスト品質故障活性化率
 あらまし | 本文:PDF(1.1MB)

高圧縮可能かつコンパクトなテスト生成について
市原 英行 井上 智生 
誌名:   電子情報通信学会論文誌 D
発行日: 2005/06/01
Vol. J88-D1  No. 6 ; pp. 1021-1028
論文種別:  特集論文 (LSIのテスト・診断技術論文小特集)
専門分野: テスト圧縮
キーワード: 
VLSIテストデータ圧縮統計型符号テスト生成テスト圧縮
 あらまし | 本文:PDF(249.3KB)

不連続再収斂順序回路の遅延故障に対するテスト生成法
岩垣 剛 大竹 哲史 藤原 秀雄 
誌名:   電子情報通信学会論文誌 D
発行日: 2003/12/01
Vol. J86-D1  No. 12 ; pp. 872-883
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
遅延故障テスト生成不連続再収斂構造時間展開モデル部分拡張スキャン設計
 あらまし | 本文:PDF(275.6KB)

ホールドとスイッチの機能を考慮した内部平衡構造
神野 元彰 井上 美智子 藤原 秀雄 
誌名:   電子情報通信学会論文誌 D
発行日: 2003/09/01
Vol. J86-D1  No. 9 ; pp. 682-690
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
平衡構造内部平衡構造切換平衡構造組合せテスト生成複雑度テスト生成
 あらまし | 本文:PDF(411.3KB)

多種クロックをもつ論理回路の決定性組込みテスト
中尾 教伸 佐藤 康夫 畠山 一実 福本 聡 岩崎 一彦 
誌名:   電子情報通信学会論文誌 D
発行日: 2003/04/01
Vol. J86-D1  No. 4 ; pp. 248-259
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
実動作速度テスト多種クロック遷移故障テスト生成リシード法
 あらまし | 本文:PDF(356.8KB)

抵抗性ブリッジ故障検出用テスト生成システムのための故障抵抗値区間分割法
篠木 剛 神林 智和 吉川 大弘 鶴岡 信治 林 照峯 
誌名:   電子情報通信学会論文誌 D
発行日: 2002/10/01
Vol. J85-D1  No. 10 ; pp. 951-960
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
抵抗性ブリッジ故障ATPGテスト生成故障シミュレーションLSI故障検査
 あらまし | 本文:PDF(646.2KB)

組合せ回路におけるテスト数制限下でのIDDQ テスト集合の一生成法―Cyclic greedy法―
篠木 剛 牛尾 昌博 林 照峯 
誌名:   電子情報通信学会論文誌 D
発行日: 2001/07/01
Vol. J84-D1  No. 7 ; pp. 1059-1066
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
IDDQ テストATPGテスト生成greedy法Cyclic greedy法
 あらまし | 本文:PDF(1.6MB)

状態遷移図と組合せ回路部テストを利用した順序回路のテスト生成
長谷川 哲 三浦 恭子 大豆生田 利章 伊藤 秀男 
誌名:   電子情報通信学会論文誌 D
発行日: 2000/03/25
Vol. J83-D1  No. 3 ; pp. 339-347
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
順序回路テスト生成状態遷移図UIO系列活性化ベクタ集合
 あらまし | 本文:PDF(450KB)

テスト数制限下でのテスト入力集合の選択手法について
市原 英行 梶原 誠司 樹下 行三 
誌名:   電子情報通信学会論文誌 D
発行日: 1999/07/25
Vol. J82-D1  No. 7 ; pp. 861-868
論文種別:  特集論文 (テストと設計検証論文特集)
専門分野: テスト生成および圧縮
キーワード: 
テスト生成テスト圧縮故障検出率IDDQテスト
 あらまし | 本文:PDF(342.5KB)

論理回路における遅延テスト不要パスの高速導出法
梶原 誠司 樹下 行三 イリス ポメランツ スダーカ M. レディ 
誌名:   電子情報通信学会論文誌 D
発行日: 1999/07/25
Vol. J82-D1  No. 7 ; pp. 888-896
論文種別:  特集論文 (テストと設計検証論文特集)
専門分野: 故障モデルとテスト技法
キーワード: 
パス遅延故障含意操作テスト生成フォールスパス解析
 あらまし | 本文:PDF(315.4KB)

欠陥検出率向上のための一論理故障モデルの提案
桑 浚之 篠木 剛 高瀬 治彦 北 英彦 林 照峯 
誌名:   電子情報通信学会論文誌 D
発行日: 1999/07/25
Vol. J82-D1  No. 7 ; pp. 897-905
論文種別:  特集論文 (テストと設計検証論文特集)
専門分野: 故障モデルとテスト技法
キーワード: 
論理故障故障モデル故障検出テスト生成欠陥検出率
 あらまし | 本文:PDF(508.3KB)

CMOS回路における短絡故障の一モデルとそのテスト生成法
高松 雄三 塩坂 知子 山田 輝彦 山崎 浩二 
誌名:   電子情報通信学会論文誌 D
発行日: 1998/06/25
Vol. J81-D1  No. 6 ; pp. 872-879
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
CMOS回路短絡故障故障検出テスト生成故障シミュレーション
 あらまし | 本文:PDF(564.5KB)

内部平衡構造に基づく部分スキャン設計法に関する考察
高崎 智也 井上 智生 藤原 秀雄 
誌名:   電子情報通信学会論文誌 D
発行日: 1998/03/25
Vol. J81-D1  No. 3 ; pp. 318-327
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
順序回路テスト生成内部平衡構造バイパスフリップフロップ拡張部分スキャン設計
 あらまし | 本文:PDF(670.3KB)

パストランジスタ論理SPLにおけるstuck-on故障のテスト生成法と検査容易化回路
篠木 剛 林 照峯 瀧 和男 
誌名:   電子情報通信学会論文誌 D
発行日: 1998/03/25
Vol. J81-D1  No. 3 ; pp. 328-340
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
テスト生成stuck-on故障検査容易化回路パストランジスタ論理
 あらまし | 本文:PDF(878.3KB)

組合せテスト生成複雑度でテスト生成可能な順序回路構造とその応用
藤原 秀雄 大竹 哲史 高崎 智也 
誌名:   電子情報通信学会論文誌 D
発行日: 1997/02/25
Vol. J80-D1  No. 2 ; pp. 155-163
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
順序回路テスト生成無閉路構造内部平衡構造部分スキャン
 あらまし | 本文:PDF(550.9KB)

部分回路除去に対する含意関係の不変性について
市原 英行 梶原 誠司 樹下 行三 
誌名:   電子情報通信学会論文誌 D
発行日: 1996/12/25
Vol. J79-D1  No. 12 ; pp. 1037-1045
論文種別:  特集論文 (テスティング技術論文特集)
専門分野: 論理合成
キーワード: 
テスト生成静的学習論理合成含意関係冗長除去
 あらまし | 本文:PDF(570.7KB)

組合せ回路の微小なゲート遅延故障に対するテストとその生成法
高橋 寛 渡部 崇史 松永 敏幸 高松 雄三 
誌名:   電子情報通信学会論文誌 D
発行日: 1996/06/25
Vol. J79-D1  No. 6 ; pp. 361-370
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
組合せ回路ゲート遅延故障遅延故障のテストテスト生成遅延故障シミュレーション
 あらまし | 本文:PDF(686.7KB)

実数値シミュレーションに基づく順序回路用並列テスト生成システムDESCARTESの故障並列に関する評価
伊達 博 中尾 教伸 畠山 一実 
誌名:   電子情報通信学会論文誌 A
発行日: 1996/01/25
Vol. J79-A  No. 1 ; pp. 47-56
論文種別:  論文
専門分野: VLSI設計技術とCAD
キーワード: 
テスト生成順序回路実数値シミュレーション並列処理
 あらまし | 本文:PDF(741.1KB)

Hopfieldニューラルネットによる組合せ論理回路のテスト生成
堀田 忠義 高浪 五男 渡辺 孝博 
誌名:   電子情報通信学会論文誌 A
発行日: 1995/09/25
Vol. J78-A  No. 9 ; pp. 1217-1220
論文種別:  レター
専門分野: 
キーワード: 
Hopfieldニューラルネットテスト生成故障シミュレーション縮退故障冗長故障
 あらまし | 本文:PDF(238.6KB)

ランダム入力による並列故障シミュレーションを利用した順序回路のテスト生成
高松 雄三 児玉 剛 東 功 
誌名:   電子情報通信学会論文誌 D
発行日: 1994/12/25
Vol. J77-D1  No. 12 ; pp. 803-811
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
順序回路テスト系列テスト生成並列故障シミュレーション状態制御
 あらまし | 本文:PDF(590.4KB)

テスト生成における並列処理の最適なシステム構成について
井上 智生 米澤 友紀 藤原 秀雄 
誌名:   電子情報通信学会論文誌 D
発行日: 1993/11/25
Vol. J76-D1  No. 11 ; pp. 604-612
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
テスト生成並列処理マルチプロセッサ故障並列最適プロセッサ数
 あらまし | 本文:PDF(566.9KB)

論理関数処理に基づく順序回路のテストの生成法
崔  小原 隆司 石浦 菜岐佐 白川 功 本原 章 
誌名:   電子情報通信学会論文誌 A
発行日: 1993/06/25
Vol. J76-A  No. 6 ; pp. 835-843
論文種別:  論文
専門分野: VLSI設計技術
キーワード: 
テスト生成理論関数処理積回路遷移探索非明示的な数えあげ幅優先/深さの優先混合探索法
 あらまし | 本文:PDF(690.1KB)

探索状態被覆性に基づく探索空間削減の一手法
藤野 貴之 藤原 秀雄 
誌名:   電子情報通信学会論文誌 D
発行日: 1993/05/25
Vol. J76-D1  No. 5 ; pp. 218-227
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
組合せ論理回路探索空間削減探索状態被覆性探索履歴テスト生成
 あらまし | 本文:PDF(674.1KB)

実数値シミュレーションを利用した順序回路テスト生成
彦根 和文 池田 光二 畠山 一実 林 照峯 
誌名:   電子情報通信学会論文誌 D
発行日: 1992/11/25
Vol. J75-D1  No. 11 ; pp. 1089-1098
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
順序回路テストパターンテスト生成シミュレーション最適化手法
 あらまし | 本文:PDF(683KB)

順序回路の前方テスト生成に対する一手法
高松 雄三 小川 泰次郎 高橋 寛 
誌名:   電子情報通信学会論文誌 D
発行日: 1992/09/25
Vol. J75-D1  No. 9 ; pp. 864-873
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
テスト生成順序回路PODEM目標故障の変更
 あらまし | 本文:PDF(616.8KB)

組込み電流テストのためのテスト回路とテスト生成手法
三浦 幸也 和田 恭司 樹下 行三 
誌名:   電子情報通信学会論文誌 D
発行日: 1992/05/25
Vol. J75-D1  No. 5 ; pp. 305-313
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
電流テスト導通故障CMOS回路テスト生成
 あらまし | 本文:PDF(573.5KB)