桑子 雅史


Clock Gatingに基づいたGALS型システムにおける回路性能を考慮したインタフェースの構成法
唐澤 陽平 桑子 雅史 新家 稔央 横山 孝典 
誌名:   電子情報通信学会論文誌 D
発行日: 2011/01/01
Vol. J94-D  No. 1  pp. 324-333
論文種別:  論文
専門分野: 計算機システム
キーワード: 
Clock GatingGALSインタフェース非同期式回路信号遷移グラフ
 あらまし | 本文:PDF(417.4KB)

BattailのSOVAに対する精密化について
萩間 太志 新家 稔央 桑子 雅史 横山 孝典 
誌名:   電子情報通信学会論文誌 A
発行日: 2010/10/01
Vol. J93-A  No. 10  pp. 667-676
論文種別:  論文
専門分野: 符号理論
キーワード: 
畳込み符号ViterbiアルゴリズムMAP復号法Max-Log-MAPSOVA
 あらまし | 本文:PDF(762.7KB)

非同期式プロセッサTITAC-2の論理設計における高速化手法
高村 明裕 桑子 雅史 南谷 崇 
誌名:   電子情報通信学会論文誌 D
発行日: 1997/03/25
Vol. J80-D1  No. 3  pp. 189-196
論文種別:  特集論文 (非同期式回路/システム設計論文小特集)
専門分野: 
キーワード: 
非同期式プロセッサパイプライン分散制御比例遅延変動モデル
 あらまし | 本文:PDF(595.3KB)