大竹 哲史


完全故障検出効率を保証するRTLデータパスの部分強可検査性に基づくテスト容易化設計法
岩田 浩幸 米田 友和 大竹 哲史 藤原 秀雄 
誌名:   電子情報通信学会論文誌 D
発行日: 2006/08/01
Vol. J89-D  No. 8  pp. 1643-1653
論文種別:  特集論文 (ディペンダブルコンピューティング論文特集)
専門分野: 半導体テスト
キーワード: 
テスト容易化設計データパス強可検査部分強可検査完全故障検出効率
 あらまし | 本文:PDF(307KB)

縮退故障のテスト生成アルゴリズムを用いたパス遅延故障に対するテスト生成法
大谷 浩平 大竹 哲史 藤原 秀雄 
誌名:   電子情報通信学会論文誌 D
発行日: 2005/06/01
Vol. J88-D1  No. 6  pp. 1057-1064
論文種別:  特集論文 (LSIのテスト・診断技術論文小特集)
専門分野: テスト手法
キーワード: 
パス遅延故障回路擬似変換パスリーフ化変換部分リーフダグテスト生成アルゴリズム
 あらまし | 本文:PDF(208.9KB)

不連続再収斂順序回路の遅延故障に対するテスト生成法
岩垣 剛 大竹 哲史 藤原 秀雄 
誌名:   電子情報通信学会論文誌 D
発行日: 2003/12/01
Vol. J86-D1  No. 12  pp. 872-883
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
遅延故障テスト生成不連続再収斂構造時間展開モデル部分拡張スキャン設計
 あらまし | 本文:PDF(275.6KB)

組合せテスト生成複雑度でパス遅延故障テスト生成可能な順序回路のクラス
三輪 俊二郎 大竹 哲史 藤原 秀雄 
誌名:   電子情報通信学会論文誌 D
発行日: 2003/11/01
Vol. J86-D1  No. 11  pp. 809-820
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
パス遅延故障同位相平衡構造組合せテスト生成複雑度拡張部分スキャン設計循環スキャンFF
 あらまし | 本文:PDF(458.1KB)

固定制御可検査性に基づくRTL回路の非スキャンテスト容易化設計法
永井 慎太郎 和田 弘樹 大竹 哲史 藤原 秀雄 
誌名:   電子情報通信学会論文誌 D
発行日: 2001/05/01
Vol. J84-D1  No. 5  pp. 454-465
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
固定制御可検査性完全故障検出効率レジスタ転送レベル階層テスト
 あらまし | 本文:PDF(357.3KB)

完全故障検出効率を保証するコントローラの非スキャンテスト容易化設計法
大竹 哲史 増澤 利光 藤原 秀雄 
誌名:   電子情報通信学会論文誌 D
発行日: 1998/12/25
Vol. J81-D1  No. 12  pp. 1259-1270
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
非スキャンテスト容易化設計完全故障検出効率コントローラ実動作速度テスト
 あらまし | 本文:PDF(931.8KB)

組合せテスト生成複雑度でテスト生成可能な順序回路構造とその応用
藤原 秀雄 大竹 哲史 高崎 智也 
誌名:   電子情報通信学会論文誌 D
発行日: 1997/02/25
Vol. J80-D1  No. 2  pp. 155-163
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
順序回路テスト生成無閉路構造内部平衡構造部分スキャン
 あらまし | 本文:PDF(550.9KB)