縦型トランジスタ構造を用いた積層型Fe-FET NOR/NORアレーの提案とその組み合わせ論理回路への適用検討

玉井 翔人  佐藤 匠  渡辺 重佳  

誌名
電子情報通信学会論文誌 C   Vol.J99-C   No.11   pp.550-563
公開日: 2016/10/11
Online ISSN: 1881-0217
DOI: 
論文種別: 論文
専門分野: 集積エレクトロニクス
キーワード: 
NOR型メモリ,  Fe-FET,  縦型トランジスタ構造,  NORアレー,  論理LSI,  再構成可能,  高速動作,  

本文: PDF(1.6MB)
>>論文を購入


あらまし: 
大容量積層型メモリに使用されている縦型トランジスタ構造を用いた積層型Fe-FET NOR/NORアレーを新たに考案し,その組み合わせ論理回路への適用方法を提案した.積層型Fe-FET NOR/NORアレーではFe-FETのNORアレーを二組組み合わせることにより任意の再構成可能な組み合わせ回路を実現できる.提案方式では,積層方向と垂直な横方向に信号を伝達する.従来提案された1層型と比較して大幅に製造コスト削減可能な積層型Fe-FET NAND/NANDアレーと比較して,動作速度は高速で(64層積層した場合には約39倍)で,約5psという高速でロジックLSIを構成する組み合わせ回路を動作させることができる.一方製造コストは従来提案された積層型Fe-FET NAND/NANDアレーのわずか2.32倍に抑えることができる(64層積層した場合).新たに提案した方式は,低コストで高速なロジックLSIの組み合わせ回路を実現する候補として極めて有望である.