FPGAベース組込み向けHW開発における低消費電力指向の自動ハードウェアチューニング

荒木 光一  佐藤 幸紀  井口 寧  

誌名
電子情報通信学会論文誌 D   Vol.J98-D   No.1   pp.182-192
発行日: 2015/01/01
Online ISSN: 1881-0225
論文種別: 論文
専門分野: 計算機システム
キーワード: 
FPGA,  ハードウェア設計,  動的消費電力モデル,  自動チューニング,  設計空間探索,  

本文: PDF(646.1KB)
>>論文を購入


あらまし: 
組込みシステムの専用HW開発に,FPGAと高位合成を用いることで,その開発が容易になる.しかしながら,低消費電力な専用HWを開発するには手動でHWをチューニングする必要があり,HW実装の知識がないユーザには弊害となる.また,手動のHWチューニングではHW設計空間探索に時間を要する可能性がある.本論文では,パイプライン化と並列化に注目し,低消費電力な専用HWを開発するための自動HWチューニング法を提案する.提案手法は,システムを高い動作周波数と低並列度で動作させるか,低い動作周波数と高並列度で動作させるかを自動で判別し,最適なパイプライン段数と並列度のHWを高位合成から合成する.評価の結果,提案手法はHW設計空間を全探索する手法と同じHWを自動で開発した.また,HW設計空間の絞り込みにより,その全探索の手法と比べ,配置配線などを含めた開発時間を最大で35.96%まで削減した.