複数コアリンクを用いた低遅延オンチップトポロジーに関する研究

河野 隆太  藤原 一毅  松谷 宏紀  天野 英晴  鯉渕 道紘  

誌名
電子情報通信学会論文誌 D   Vol.J97-D   No.3   pp.601-613
発行日: 2014/03/01
Online ISSN: 1881-0225
Print ISSN: 1880-4535
論文種別: 論文
専門分野: 計算機システム
キーワード: 
チップ内ネットワーク,  トポロジー,  相互結合網,  

本文: PDF(1.6MB)
>>論文を購入


あらまし: 
近年のメニーコア・アーキテクチャでは,コアの数は増加の一途を辿っており,コア間の通信遅延が並列アプリケーションに与える影響が益々大きくなってきている.コア間の通信にはパケット・ネットワーク構造が広く用いられるため,コア間トポロジーが通信遅延に大きく影響する.これまでの我々の研究で,通信遅延を削減するために,規則的なルータ間トポロジーにランダムに選択したルータ間リンクを付加する方法が有効であることが分かっている.そこで,本研究ではこの研究を拡張し,単一コアとランダムに選択した近隣のルータとの間にリンクを追加し,コアからのリンクを複数とする方法を提案・評価する.フリットレベルのネットワークシミュレーションの結果,ランダムコアリンクを用いた我々のトポロジーは,従来のトポロジーに比べ,平均遅延を最大45%減少させた.更に.フルシステムCMPシミュレーションの結果,NAS並列ベンチマークのアプリケーション実行時間を最大10.9%向上させることが分かった.