セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成

藤原 克哉  藤原 秀雄  オビエン マリー エンジェリン  玉本 英夫  

誌名
電子情報通信学会論文誌 D   Vol.J93-D   No.11   pp.2426-2436
発行日: 2010/11/01
Online ISSN: 1881-0225
Print ISSN: 1880-4535
論文種別: 論文
専門分野: ディペンダブルコンピューティング
キーワード: 
テスト容易化設計,  セキュアスキャン,  シフトレジスタ,  機能等価,  列挙,  

本文: PDF(1.1MB)
>>論文を購入


あらまし: 
セキュリティとテスタビリティは相反する性質であるが,それらを両立させることは重要である.セキュア(安全)でテスタブル(テスト容易)な回路設計が望まれている.筆者らは,代表的なテスト容易化設計手法であるスキャン設計において,シフトレジスタ等価回路を利用した安全でかつテスト容易なスキャン設計法を提案した.そのセキュリティレベルとして,攻撃者がスキャンレジスタの構造を推定する確率は,シフトレジスタと等価な回路数の逆数に比例することから,シフトレジスタ等価回路の個数を明らかにすることは重要である.本論文では,いくつかの線形回路構造を対象に,それらのシフトレジスタ等価回路族の濃度(回路数)や,それらを含む全体のシフトレジスタ等価回路族の濃度を解析的及びシミュレーションにより明らかにする.更に,各種のシフトレジスタ等価回路を列挙する問題,所望のシフトレジスタ等価回路を合成する問題,シフトレジスタ等価回路の状態を正当化・観測する問題,シフトレジスタ等価回路の安全状態を同定する問題を考察し,それらを解くプログラムSREEP (Shift Register Equivalents Enumeration and Synthesis Program)を紹介する.