最適アロケーションに基づく道路抽出VLSIプロセッサとその高安全知能自動車への応用

張山 昌論  工藤 隆男  亀山 充隆  

誌名
電子情報通信学会論文誌 D   Vol.J84-D1   No.6   pp.531-539
発行日: 2001/06/01
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 特集論文 (システム開発論文特集)
専門分野: VLSIシステム
キーワード: 
衝突警報システム,  軌道計画,  ロジックインメモリアーキテクチャ,  ハイレベルシンセシス,  アロケーション,  

本文: PDF(9.9MB)>>
論文を購入




あらまし: 
本論文では,運転中の危険を検出し運転者に警報を与えるための衝突警報システムを提案する.本システムは,ある処理時間以内に安全に走行できる軌道が見つからない場合は危険な状態であると判断し運転者に警報を与える,フェイルセイフ的概念に基づき構成されている.また,メモリと演算器の一体化により転送ボトルネックを解消するロジックインメモリアーキテクチャに基づく高安全自動車用道路抽出VLSIプロセッサを提案する.本VLSIプロセッサは,外界の3次元座標情報に対する局所並列処理の規則的繰返しに基づくVLSI向きアルゴリズムに基づいている.VLSIプロセッサの設計においては,最小のハードウェア量で並列アクセスを可能とするメモリシステムが望まれる.そのためには,メモリモジュール数最小・メモリ容量最小を指向した並列アクセスのための最適メモリアロケーションが重要となる.総当たり的探索では最適アロケーションを求めるための探索空間が膨大になるという問題を解決するために,メモリモジュールとそれに記憶されるデータの3次元座標の周期性に着目し,探索空間を限定する方法を提案する.本VLSIプロセッサの評価を行ったところ,同一性能条件でのチップ面積の大幅な減少が可能となっている.