強誘電体デバイスを用いたロジックインメモリVLSIとその応用

木村 啓明  羽生 貴弘  亀山 充隆  

誌名
電子情報通信学会論文誌 C   Vol.J83-C   No.8   pp.749-756
公開日: 2000/08/25
Online ISSN: 
DOI: 
Print ISSN: 1345-2827
論文種別: 論文
専門分野: 集積エレクトロニクス
キーワード: 
MFSFET,  高速書込み性,  しきい演算,  パスゲート,  キャッシュメモリ,  

本文: PDF(487.5KB)>>
論文を購入




あらまし: 
本論文では,通信ボトルネックを解消する一手法として,強誘電体デバイスMFS(Metal-Ferroelectric-Semiconductor)FETを活用して高速データ書込みを可能にした高性能ロジックインメモリVLSIの構成法を提案する.MFSFETは,従来のMOSFETと同様にスイッチング特性を有するとともに,外部から強誘電体内部の残留分極を遷移させることによりしきい電圧を高速に変化させることができる.そこで本論文では,しきい電圧に記憶データ,ゲート電圧に入力データを割り当てることにより,MFSFETは記憶機能としきい演算機能を同時に有するデバイスとみなせる方法を示す.また,MFSFETによってパスゲートを構成し,パスゲート機能としきい演算を活用して,MFSFETの結線のみにより論理回路を構成する.上記の点から,MFSFETを用いることにより回路のコンパクト性とデータの高速書込み性を同時に実現するロジックインメモリVLSIが構成可能である.大容量記憶データの逐次書換えを要求するシステムへの応用例として,キャッシュメモリ制御回路のTLBやタグアレーに用いられる一致検索回路を構成し,同等機能のSRAMを活用した構成と比較してコンパクト性と高速動作性に優れることを明らかにする.