CMOS LSIの低電圧・高速化に伴うリーク電流増加とその削減技術

水野　弘之  

誌名
電子情報通信学会論文誌 C   Vol.J83-C   No.10   pp.926-935
公開日: 2000/10/25
Online ISSN: 
DOI: 
Print ISSN: 1345-2827
論文種別: 解説論文
専門分野: 
キーワード: 
低電圧,  CMOS,  サブスレッショルドリーク電流,  GIDL電流,  ゲートリーク電流,  

本文: PDF(244.7KB)
>>論文を購入

あらまし: 
近年，携帯電話を代表とする移動体通信機器市場が急速に拡大している．これに伴い，CMOS LSIの低電圧・高速化技術は，機器使用可能時間の長時間化を目的とした低電力化と，機器の優位化を目的とした高機能化のために，極めて重要な技術となっている．CMOS LSIの低電圧・高速化の課題としては，従来のCMOS LSIでは無視できるような量であったリーク電流の増加を挙げることができる．本論文では，CMOS LSIの低電圧化の目的と推移について述べた後，低電圧・高速化に伴って増加する各種リーク電流の発生メカニズムについて述べ，現在までに提案されている各種リーク電流の削減技術について述べる．