ブロック状態実現を用いた状態空間ディジタルフィルタ用高性能マルチプロセッサの低消費電力形アーキテクチャ

恒川 佳隆  岩脇 充  三浦 守  

誌名
電子情報通信学会論文誌 A   Vol.J81-A   No.12   pp.1739-1749
発行日: 1998/12/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5707
論文種別: 論文
専門分野: ディジタル信号処理
キーワード: 
ブロック状態実現ディジタルフィルタ,  分散演算,  マルチプロセッサシステム,  マルチレート信号処理,  最適関数回路,  

本文: PDF(764.5KB)
>>論文を購入


あらまし: 
本論文では,我々が先に提案したハードウェア量を減少した上で高精度かつ高速処理を実現するブロック状態実現ディジタルフィルタ用高性能マルチプロセッサの低消費電力形アーキテクチャを提案する.この高性能VLSIプロセッサには分散演算が適用され,高次のフィルタにおいても高いサンプリングレートを保つことができる.更に,本提案法では従来ROMによって行っていた分散演算の関数生成を,論理ゲートを用いた最適関数回路によって実現する.これによって,関数の冗長性が削除でき大幅な低消費電力化が可能となる.また,この回路の性質に着目してフィルタ構造やシステム構成を考慮することによって,マルチレート性を有したマルチプロセッサシステム全体の消費電力をなお一層低減できる.この結果,0.6μm CMOSスタンダードセル(電源電圧5V)を用いた場合,次数16の高次のフィルタにおいて188.2MHz(ブロック長48の場合)と非常に高いサンプリングレートを得ることができ,なおかつ,このときのマルチプロセッサシステム全体の消費電力は従来の分散演算をROM実現した場合と比べおよそ71%の低消費電力化となる.