空間的・時間的並列構造融合形VLSIプロセッサの最適設計

亀山 充隆  佐々木 正行  

誌名
電子情報通信学会論文誌 A   Vol.J80-A   No.3   pp.499-508
発行日: 1997/03/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5707
論文種別: 論文
専門分野: VLSI設計技術とCAD
キーワード: 
知能集積システム,  ハイレベルシンセシス,  空間的並列処理,  時間的並列処理,  演算遅れ時間最小化,  スケジューリング,  

本文: PDF(515.7KB)>>
論文を購入




あらまし: 
知能ロボットシステムなど,動的に変化する環境に高速に応答する必要のある知能集積システムにおいては,空間的,時間的な並列処理を用いて演算遅れ時間が最小となる専用VLSIプロセッサの開発が重要となる.本論文では,このような観点から,空間的・時間的並列性融合形VLSIプロセッサをモデルとし,与えられたデータフローグラフ(DFG)に対し,チップ面積,チップのピン数の制約条件の下で演算遅れ時間を最小にするスケジューリング法を提案する.