高符号化率畳込み符号用簡易復号器の構成法

川添　雄彦  久保田　周治 

誌名
電子情報通信学会論文誌 B  Vol.J79-B1  No.6  pp.436-444
発行日: 1996/06/20
Online ISSN: 
Print ISSN: 0915-1885
論文種別: 論文
専門分野: 通信理論，信号理論
キーワード: 
誤り訂正,  畳込み符号,  ビタビ復号,  LSI, 

本文: PDF(607.2KB)

あらまし: 
本論文は，ビタビ復号器の低消費電力化を可能とするSST方式を用いる際に必要となる高符号化率畳込み符号用簡易復号器の構成法について述べる．提案する簡易復号器は，それ自体では訂正能力はないが，最小のハードウェア量で畳込み符号を復号することが可能であり，一般的な拘束長K，符号化率n/mの畳込み符号に対して構成法を検討した．更に，通常使用される符号化率3/4〜7/8，15/16のパンクチャド型の高符号化率畳込み符号に対して，簡易復号器の具体的な回路構成を示す．これにより，高符号化率符号に対するSST方式の採用が可能となり，ゲートの動作率は符号化率7/8，復号後誤り率10-4で従来型の40％に低減し，ビタビ復号器の低消費電力化が可能となった．更に，提案する高符号化率簡易復号器の応用例として高速伝送路誤り率推定回路を提案し，その特性を明らかにした．