伝搬遅延を考慮した分割可能バス付きプロセッサアレーの評価

前場 隆史  菅谷 光啓  辰巳 昭治  阿部 健一  

誌名
電子情報通信学会論文誌 A   Vol.J78-A   No.4   pp.523-526
発行日: 1995/04/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5707
論文種別: レター
専門分野: 
キーワード: 
プロセッサアレー,  バス構造,  伝搬遅延,  並列アルゴリズム,  

本文: PDF(254.7KB)>>
論文を購入




あらまし: 
本論文では分割可能バス付きプロセッサアレーにおいて,バスおよびバスに挿入したスイッチ素子によって生じる伝搬遅延が半群計算を実行する際の時間計算量に及ぼす影響について考察する.