Signed-Digit数演算多値モジュールアレーの構成

亀山 充隆  野村 昌弘  樋口 龍雄  

誌名
電子情報通信学会論文誌 A   Vol.J74-A   No.2   pp.296-303
発行日: 1991/02/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5707
論文種別: 特集論文 (回路自動合成と最適化論文特集)
専門分野: LSIアーキテクチャ
キーワード: 


本文: PDF(523.2KB)>>
論文を購入




あらまし: 
最小冗長4進Signed-Digit(SD)数演算に基づくモジュールを基本ブロックとする算術演算VLSIシステムの構成法を提案する.並列加算器,符号反転器および部分積生成回路を内蔵する基本演算モジュールを定義し,加算,減算および乗算よりなる任意の高性能演算システムをこのモジュール1種類のみを用いて実現できることを示している.これにより,1種類のモジュールをアレー状に配置したものに配線を指定するだけで算術演算システムを設計できる.本モジュールアレーにより,任意の算術演算システムを容易に設計でき,更にその演算速度が同等機能最高速2進演算回路と同様に高速性に優れていることを明らかにしている.