多値RSA暗号処理VLSIの性能評価

魏 書剛  亀山 充隆  樋口 龍雄  

誌名
電子情報通信学会論文誌 D   Vol.J73-D1   No.5   pp.484-491
発行日: 1990/05/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 論文
専門分野: 計算機構成要素
キーワード: 


本文: PDF(720.4KB)>>
論文を購入




あらまし: 
本論文では,4進Signed-Digit(SD)数演算が長い語長の加算に有用となることに着目した多値RSA暗号処理VLSIの性能評価を行う.本暗号処理VLSIの演算部には双方向電流モードSD数並列加算器が使用されているが,2値入出力インタフェースを考慮した高速SD数全加算器の構成を提案する.また,この多値SD数全加算器を含む暗号処理VLSIのレイアウトを2μmCMOS設計ルールにより行った結果,512ビット語長の暗号処理に対して,チップサイズは9.1×7.4mm2となる.また,このレイアウトから抽出されたSPICEパラメータを用いた性能評価によると,暗号処理速度は85bit/sであり,従来提案されている同等機能の2進数LSIと比較して約8倍高速化可能であることを明らかにしている.