1次元シストリックアレーを用いた回帰的最小2乗法の並列処理

大鎌 広  三木 信弘  永井 信夫  

誌名
電子情報通信学会論文誌 A   Vol.J72-A   No.9   pp.1408-1415
発行日: 1989/09/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5707
論文種別: 論文
専門分野: ディジタル信号処理
キーワード: 


本文: PDF(636.5KB)>>
論文を購入




あらまし: 
回帰的最小2乗法(以後RLSと略す)は,1入力1出力の線形離散時間システムの同定アルゴリズムとしてよく用いられる.本論文では,RLSの高速化のために,推定係数の出力を目的として,2種類の1次元シストリックアレーとメモリの並びから構成される並列アーキテクチャを提案する.推定次数をNとして,計算量o(N2)の観測更新が,2N+3プロセッサを用いてo(N)時間で処理できる.一方のシストリックアレーがAgee-TurnerのUD分解更新定理を実行し,他方のシストリックアレーが線形三角問題の解法である前進代入法を実行する.この並列アーキテクチャは,前者のシストリックアレーから事後残差あるいは事前残差を得て,次の時刻の観測更新のための時系列としてフィードバックすることができる.それ故,拡大最小2乗法などの残差をフィードバックするアルゴリズムが,効率を落とさずに実行できる.残差のフィードバックを可能にするため,Agee-TurnerのUD分解更新定理を実行するだけで,事後残差および事前残差を求め得ることを示す.