VLSI向き4値相補型パスゲート回路網の構成

亀山 充隆  堀江 一宏  樋口 龍雄  

誌名
電子情報通信学会論文誌 D   Vol.J71-D   No.4   pp.636-643
発行日: 1988/04/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5713
論文種別: 論文
専門分野: 計算機構成要素
キーワード: 


本文: PDF(637.8KB)>>
論文を購入




あらまし: 
新しい4値論理系の基本演算子として,集積回路実現の利点を優先した4値相補型パスゲートを提案する.4値相補型パスゲートは,多レベルイオン注入技術を用いたCMOSダウンリテラル回路と,対称性を有するNMOSおよびPMOSパストランジスタによって構成され,コンパクト性,低消費電力性のほか柔軟性,対称性,拡張性など従来にはない優れた特長を有している.この4値相補型パスゲートの数学的性質を明らかにすることにより,任意の4値論理回路網が規則的な樹枝状構造で構成できることを示している.更に任意の4値論理回路網を最小のゲート数で実現する合成法が提案されている.本合成では,簡単化の可能性を有する項をCPインプリカントとして定義し,これを最大限利用することにより最適な回路網を得ることができる.最後に本合成法により得られた最適な回路網の例を示している.