回帰的最小2乗係数推定のための並列処理アーキテクチャ

大鎌 広  三木 信弘  宮永 喜一  永井 信夫  

誌名
電子情報通信学会論文誌 A   Vol.J71-A   No.10   pp.1828-1836
発行日: 1988/10/25
Online ISSN: 
DOI: 
Print ISSN: 0373-6091
論文種別: 論文
専門分野: システムと制御
キーワード: 


本文: PDF(673.8KB)>>
論文を購入




あらまし: 
回帰的最小2乗法(RLS)は係数が時変である線形離散時間システムの同定法としてよく用いられている.本論文では,システムの係数の推定値の出力を目的として,時間的に変化する忘却係数をもつRLSの評価関数を最小にする新たなアルゴリズムを導き,このアルゴリズムを実行するための並列アーキテクチャを提案する.導出するアルゴリズムはAgee-TurnerのUD分解更新定理と線形三角問題の解法である前進代入法の2段階の処理に基づいている.提案する並列アーキテクチャは規則的に接続された数多くのprocessing element(PE)により構成され,隣接したPE間でのみ通信を行い,VLSI化が容易であり,キュー(FIFO記憶)を備えたPEで構成されたシストリックアレーであると考えることができる.このキュー付きPEを導入することにより,初めて二つの段階の処理を同時に実行することが可能になる.リアルタイム処理を行う場合,この(N2+5N-2)/2個のPEで構成される並列アーキテクチャにより,計算量が推定次数の2乗のオーダーであるにもかかわらず,推定次数に依存しない処理時間で,すべての時刻の推定係数を出力することができることを示す.