微小電力CMOS4値記憶回路の構成

瑞慶覧 長定  安冨祖 忠信  亀山 充隆  樋口 龍雄  

誌名
電子情報通信学会論文誌 D   Vol.J70-D   No.1   pp.42-49
発行日: 1987/01/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5713
論文種別: 論文
専門分野: 計算機システム・構成要素
キーワード: 


本文: PDF(675.4KB)>>
論文を購入




あらまし: 
先に,筆者らは,PMOSおよびNMOSトランジスタに多レベルイオン注入技術を適用することにより実現されるパストランジスタ回路網を提案し,任意の4値論理システムが構成できることを示した.この基本演算子である4値CMOSメーク・ブレーク演算子回路においては,定常状態ではほとんどが電流が流れず,これらの演算子回路を用いると,極めて低消費電力の4値組み合わせ回路および記憶回路を構成することができる.本論文では,低消費電力の4値Dラッチ回路を4値CMOSメーク・ブレーク演算子回路を用いて構成する方法を示すと共に,4値Dラッチ回路を基本回路として,4値マスタスレーブフリップフロップおよび4値アップダウンTフリップフロップを構成し,これらの4値記憶回路が極めて低消費電力で,良好に動作することを電子回路解析プログラムSPICE2を用いて確認している.なお,過渡状態での消費電力は周波数に比例して増加する.更に,4値記憶回路の4値順序回路への応用として,4値M系列発生器の構成を行っている.