論理構造情報に基づくトップダウン配置手法

高木 茂  仲林 清  石川 雄三  

誌名
電子情報通信学会論文誌 C   Vol.J70-C   No.1   pp.11-20
公開日: 1987/01/25
Online ISSN: 
DOI: 
Print ISSN: 0373-6113
論文種別: 論文
専門分野: 集積エレクトロニクス
キーワード: 


本文: PDF(797.7KB)
>>論文を購入


あらまし: 
機能ブロックの論理構造の規則性情報を利用した,ブロック内配置手法を提案する.LSIにおいては,機能ブロックの回路を規則的に構成することが重要とされている.これら機能ブロックのチップ面積削減,配線長削減を狙いとして,信号の流れ,回路の繰り返し構造等,回路の特徴を反映した配置法を提案する.また,論理回路自動合成システムとこの配置法を結合する手法を提案する.すなわち,抽象度の高い機能仕様から機能ブロックの回路を自動合成するシステムより,論理構造の規則性を表す情報を出力し,この情報をもとに,基本素子(標準セル)の配置をトップダウンに生成する手法を提案する.本論文の手法によれば,乗算器,ALU等,比較的大規模で,規則的回路構造をもつ機能ブロックについては,従来の配置手法に比較し,配置品質,計算時間の改善されること(700ゲート規模のALUの例では,チップサイズ60%,総配線長50%,総配線遅延時間40%,計算時間約1/500)を実験により確認した.