パルス列剰余数演算回路に基づくLSI向きディジタル信号処理システムの構成法

苫米地 宣裕  亀山 充隆  樋口 龍雄  

誌名
電子情報通信学会論文誌 D   Vol.J68-D   No.8   pp.1457-1464
発行日: 1985/08/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5713
論文種別: 論文
専門分野: 計算機システム・構成要素
キーワード: 


本文: PDF(610.6KB)>>
論文を購入




あらまし: 
本論文では,パルス列剰余数演算回路が,剰余数系の性質に基づく並列演算が可能,パイプラインシステムの構成が可能など,システムのLSI化に有用な性質を有することに着目し,本回路を用いる高速でしかもLSI化に適したディジタル信号処理システムの構成法を検討している.その具体的な方法として,パルス列剰余数演算回路を規則的に配列したマスタスライスLSIを用意し,これを用いてシステムのLSI化を実現するという方法を提案している.まず,パルス列剰余数演算回路のLSI上の占有面積を最小とする構成法を,NMOS素子を用いて検討し,次いで,パルス列剰余数演算回路の配列,チャネルの本数など,マスタスライスの諸元の見積りを行っている.さらに,本マスタスライスを用いてディジタルフィルタを構成する方法を示し,その結果,高速性,小さなチップ面積,設計容易性,および,汎用性にすぐれたシステム構成が可能となることを示している.