低消費電力4値CMOS論理回路の構成

瑞慶覧 長定  安冨祖 忠信  亀山 充隆  樋口 龍雄  

誌名
電子情報通信学会論文誌 D   Vol.J68-D   No.6   pp.1234-1241
発行日: 1985/06/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5713
論文種別: 論文
専門分野: 計算機システム・構成要素
キーワード: 


本文: PDF(633.3KB)>>
論文を購入




あらまし: 
4値論理システムを低消費電力で,容易に構成できる4値基本論理回路が実現できれば,VLSIの高密度化や多値論理の特長を活かした情報処理システム等への応用面からも意義があると思われる.本論文では,多レベルイオン注入技術に基づいて構成される新しい低消費電力4値CMOS論理回路を提案する.これらの基本回路はメイク演算子とブレーク演算子という基本演算子として定義される機能を有しているが,多レベルイオン注入技術を用いるため,多レベルの識別回路が容易に構成できると共に,多値出力のオン・オフにCMOSアナログスイッチを用いているため,低消費電力性を保存したまま任意の多値論理システムへの拡張が容易であるという従来にはない極めて優れた特長を有している.これらの基本演算子の数学的性質を明らかにすることにより,4値メイク・ブレーク演算子回路に基づく任意の組合せ論理回路が極めて簡単に,系統的に合成できることを明らかにする.更に,本演算子回路網の簡単化について述べると共に,4値全加算器の合成例と基本演算子回路の動作を電子回路解析プログラムSPICE2を用いて確認した結果を示している.