2端子対ディジタル回路の実現について

岡本 貞二  平井 宏  滑川 敏彦  

誌名
電子情報通信学会論文誌 A   Vol.J61-A   No.4   pp.351-358
発行日: 1978/04/25
Online ISSN: 
DOI: 
Print ISSN: 0373-6091
論文種別: 論文
専門分野: 
キーワード: 


本文: PDF(474.3KB)>>
論文を購入




あらまし: 
本論文は,2端子対ディジタル回路網による低係数感度なディジタルフィルタの設計に関する研究の一部であり,2端子対ディジタル回路の実現法について記述するものである.ここでは,2端子対ディジタル回路の伝達関数行列SZ)は既に与えられているものとする.このSZ)は,3種類の基本2端子対ディジタル回路を相互に並列接続することにより,常に実現できることが示される.これらの3種類の基本2端子対ディジタル回路は,いずれも最小次元実現であり,内部に遅延器のない閉路は含まない.従って,これらを並列に接続したSZ)の実現にも遅延器のない閉路は含まれないので,物理的に実現可能である.又,この場合,遅延器の数において標準形(Canonic)であり,完全可制御,完全可観測な実現でもある.