材料エンジニアリングによるトンネル電界効果トランジスタの高性能化

高木 信一  加藤 公彦  安 大煥  後藤 高寛  松村 亮  高口 遼太郎  竹中 充  

誌名
電子情報通信学会論文誌 C   Vol.J102-C   No.3   pp.61-69
公開日: 2019/02/12
Online ISSN: 1881-0217
DOI: 
論文種別: 招待論文
専門分野: 半導体材料・デバイス
キーワード: 
トンネリング,  FET,  S.S.値,  

本文: PDF(1.8MB)
>>論文を購入


あらまし: 
極低消費電力の集積回路を実現するためには,低電圧で動作する3端子スイッチ素子が必要である.近年,量子力学的トンネル電流をゲート電圧で制御するトンネルFET(Field Effect Transistors)が,そのsteep slope特性による極低電圧動作への期待の観点から,注目されている.本論文では,トンネルFETの動作原理,性能向上のためのキー技術,中でもトンネルFETを構成する半導体材料のエンジニアリングと検討されている素子構造などの紹介を通じて,近年のトンネルFETの研究の動向を概説する.III-V族半導体材料・構造では,InGaAsバルク及び量子井戸構造,GaAsSb/InGaAsヘテロ構造,Geでは,バルクGe,Ge-On-Insulator構造,Ge/ひずみSOI構造,また,酸化物半導体を用いた素子では,(Si, Ge)/ZnOヘテロ構造によるbi-layerトンネルFETに関し,我々の最近の研究結果について紹介する.