レースフリーでかつO(n)な非同期式スキャンパステスト法

石坂 守  山口 賢一  岩田 大志  

誌名
電子情報通信学会論文誌 A   Vol.J102-A   No.6   pp.172-181
発行日: 2019/06/01
Online ISSN: 1881-0195
DOI: 
論文種別: 特集論文 (回路とシステム論文小特集)
専門分野: 
キーワード: 
非同期式回路,  完全スキャン設計,  スキャンC素子,  レースフリー自己テスト,  トランジスタレベル設計,  

本文: PDF(753.9KB)>>
論文を購入




あらまし: 
近年,クロックスキューの問題を解決し,低消費電力な動作を実現できる非同期式回路を用いたVLSI設計が注目されている.しかし,現時点では,製造された非同期式回路の不良を検出するデファクトスタンダードとなるテスト手法が存在しない.これまでに,著者らはわずかな面積増加で,非同期式回路中の組合せ回路部分と順序素子に対して,100%の故障検出効率を保証するL1L2*スキャン設計法と,順序素子のホールド機能を利用したスキャン素子を提案した.しかし,スキャン素子自身のテストを行う際,レースフリーな制御パターンを印加すると,最大のスキャンパス長をnとしたとき,O(n2)のテスト実行時間が必要であった.本論文では,スキャン制御論理を拡張することで,レースフリーなスキャン素子の自己テスト実行時間をO(n)とするテスト手法を提案する.また,非同期式回路で最も多く用いられる順序素子であるC素子に対して,提案したスキャン制御論理を備えるトランジスタレベル回路を提案する.実験結果では,既存のスキャンC素子を用いたスキャンパステスト方式に比べ,14%の面積オーバーヘッドでレースフリーな自己テストが実現できることを示す.