低消費電力再構成可能アクセラレータの実装と評価

増山 滉一朗  藤田 悠  奥原 颯  天野 英晴  
(システム開発論文)

誌名
電子情報通信学会論文誌 D   Vol.J101-D   No.5   pp.729-741
発行日: 2018/05/01
Online ISSN: 1881-0225
DOI: 10.14923/transinfj.2017JDP7034
論文種別: 論文
専門分野: 計算機システム
キーワード: 
CGRA,  リコンフィギュラブル,  アクセラレータ,  低電力,  SOTB,  ボディバイアス制御,  

本文: PDF(2MB)
>>論文を購入


あらまし: 
ウェアラブル機器やIoTへの搭載を目的とした,超低消費電力かつ高パフォーマンスな粗粒度再構成可能アクセラレータCC-SOTBを実装した.ベースとなったCMAアーキテクチャは,大規模な演算素子(PE)アレー,データ転送を管理するためのマイクロコントローラ,及びデータメモリから構成される.PEアレーは順序回路を一切使用せず,組み合わせ回路のみを使用することによって,中間データの保存やクロックツリーに要する電力を削減している.CC-SOTBでは,過去のCMAでDMEMとPEアレー間のデータ転送時間のがボトルネックなっていた問題を受け,新たにData manipulatorを実装し,柔軟に複数データの転送を可能にした.また,PEアレー内での最適な演算遅延時間を設定する自動遅延調整機構の導入も行った.更にCC-SOTBは様々な使用用途を考慮し,低消費電力モードとハイパフォーマンス処理モードの2種類のモードを自由に切り替えることができる.実装にはSilicon on Thin BOX (SOTB)プロセスをしており,0.4 V程度の低電圧から動作が可能となっている.またSOTB技術のおかげで,幅広いボディバイアス制御によって電力と動作速度のバランスをとることが可能である.実機評価の結果,低電力処理モード時にて1.2 mWの電力で画像処理アプリケーションを実行することに成功し,ハイパフォーマンス処理モード時は2.1 mWの電力で最高659 MOPS/mWの電力効率を達成した.