3D NANDフラッシュメモリの製造技術を用いたFe-FET型組合せ回路とその評価結果用メモリを積層した不揮発性順序回路の提案

横田 智広  渡辺 重佳  

誌名
電子情報通信学会論文誌 C   Vol.J100-C   No.10   pp.510-518
公開日: 2017/09/12
Online ISSN: 1881-0217
論文種別: 論文
専門分野: 集積エレクトロニクス
キーワード: 
NAND型メモリ,  BiCS技術,  Fe-FET,  積層構造,  順序回路,  組み合わせ回路,  不揮発性,  

本文: PDF(1.6MB)
>>論文を購入


あらまし: 
3D NANDフラッシュメモリの製造技術を用いた組み合わせ回路とその評価結果用メモリを縦方向に積層した不揮発性順序回路を新たに提案した.提案方式により従来組み合わせ回路と別のシリコン柱で形成されていたフリップフロップ回路を,同一シリコン柱で組み合わせ回路の上に積層された1個のFe-FETで形成できる特徴がある.そのため従来よりパターン面積や製造コストを低減出来,従来揮発性だった評価結果用メモリを不揮発にできる.提案方式として,簡略型,組み合わせ回路を逐次プログラムする共有積層型,複数の組み合わせ回路を積層した階層積層型,共有積層型と階層積層型を組み合わせた共有階層積層型の4種類を考案し,それぞれのコストパーフォーマンスを比較した.製造コストとサイクル時間の積の逆数でコストパーフォーマンスを評価した場合,Fe-FETのプログラム時間と読み出し時間が同じ場合には,共有積層型により従来方式と比較してコストパーフォーマンスは20.8倍に出来,Fe-FETのプログラム時間が読み出し時間と比較して非常に長い(10000倍)場合には,共有階層積層型によりコストパーフォーマンスを18.3倍に増加できることが分かった(16種類の順序回路の場合).提案方式は低コストで高速な不揮発性順序回路の候補として非常に有望である.