キーワード : LUT


3次元型フラッシュメモリの製造技術を用いた積層型FPGAの論理ブロックの積層化によるパターン面積の縮小効果に関する検討
玉井 翔人 佐藤 匠 渡辺 重佳 
誌名:   
発行日: 2017/12/01
Vol. J100-C  No. 12 ; pp. 608-618
論文種別:  論文
専門分野: 集積エレクトロニクス
キーワード: 
NAND型メモリBiCS技術Fe-FET積層構造LUTFPGA論理ブロック配線領域
 あらまし | 本文:PDF(1.8MB)

多段積層縦型トランジスタ構造を用いた積層型メモリ/論理回路アレーの提案とそのLUT (Look Up Table)への適用検討
玉井 翔人 佐藤 匠 渡辺 重佳 
誌名:   電子情報通信学会論文誌 C
発行日: 2016/07/01
Vol. J99-C  No. 7 ; pp. 347-356
論文種別:  論文
専門分野: 集積エレクトロニクス
キーワード: 
NAND型メモリBiCS技術Fe-FET積層構造LUTFPGA論理LSI再構成可能
 あらまし | 本文:PDF(1.3MB)

GF(2n)上並列乗算回路のFPGA化のためのニューラルネットワークによるLUT最適割当
黒川 恭一 ローリィ キムスーン 
誌名:   電子情報通信学会論文誌 D
発行日: 2006/11/01
Vol. J89-D  No. 11 ; pp. 2385-2395
論文種別:  論文
専門分野: VLSIシステム
キーワード: 
並列乗算回路ニューラルネットワークFPGALUT
 あらまし | 本文:PDF(673.7KB)

誤り追跡入力と論理関数処理を併用したFPGA対応論理診断手法
沼 昌宏 井上 宏 黒木 修隆 山本 啓輔 
誌名:   電子情報通信学会論文誌 D
発行日: 2001/10/01
Vol. J84-D1  No. 10 ; pp. 1474-1483
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
論理診断設計誤りの修正FPGALUT誤り追跡入力
 あらまし | 本文:PDF(513.4KB)