キーワード : 面積時間積


ビットシリアルアーキテクチャに基づくロボット制御用再構成可能VLSIプロセッサの構成
藤岡 与周 亀山 充隆 
誌名:   電子情報通信学会論文誌 D
発行日: 1998/02/25
Vol. J81-D1  No. 2 ; pp. 85-93
論文種別:  特集論文 (極限集積超並列・超高速アーキテクチャ論文小特集)
専門分野: 
キーワード: 
再構成可能並列アーキテクチャ多入力積和演算VLSIプロセッサビットシリアルアーキテクチャ面積時間積
 あらまし | 本文:PDF(643.1KB)